## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-192130

(43) Date of publication of application: 28.07.1995

(51)Int.CI.

G06T 7/00 G06F 15/80

(21)Application number: 05-329369

(71)Applicant: NEC CORP

(22)Date of filing:

27.12.1993


(72)Inventor: KIYO AKIMICHI

## (54) TEMPORARY LABELING METHOD

## (57)Abstract:

PURPOSE: To efficiently perform a temporary labeling processing on a linear SIMD type processor array by specifying a method corresponding to the labeling processing based on four connections.

CONSTITUTION: A binary image of an H line and a W column is allocated to each processor and each storage space V, PEn, CL, C, and PEc1 is initialized, respective. Data corresponding to one line of image is loaded to the V, and the C and CL are set according to the value of the V. The block run of a processor in which the V is 1 is scanned in parallel and the length G of each run, the maximum C value MC within each run and the proper CL value MCL corresponding to the MC are determined. Next, when the C us 2 or more and the CL is not equal to the MCL, a pair of the CL and MCL are registered in C table, while scanning th each run. Next, each of the CL and C is set to the MCL and MC+G-1 and PEn is set to 0 when the PEn is equal to the MCL. A processing in which the CL value is defined as temporary label data and is written in the one line of storage space K is executed for all the lines of an image.



### **LEGAL STATUS**

[Date of request for examination]

16.03.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

2734959

[Date of registration]

09.01.1998

[Number of appeal against examiner's decision of

rejection

[Date of requesting appeal against examiner's decision

of rejection]

[Date of extinction of right]

09.01.2001

# **BEST AVAILABLE COPY**

(19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平7-192130


(43)公開日 平成7年(1995)7月28日

(51) Int.Cl. <sup>6</sup> G 0 6 T 7/00	識別記号	庁内整理番号	FΙ			技術表示箇所
G06F 15/80		7459-5L	G 0 6 F	15/ 70	3 3 0	A
			審査請	求 有	請求項の数2	OL (全 9 頁)
(21)出願番号	特 <b>顏平5-329369</b>		(71)出願人		77	
(22)出願日	平成5年(1993)12	月27日	(72)発明者	許 昭倫	区芝五丁目7	番1号 番1号 日本電気株
			(74)代理人	弁理士	京本 直樹	(外2名)

## (54) 【発明の名称】 仮ラベル付け方法

## (57)【要約】

【目的】ラベリング処理での仮ラベル付けの処理を、1次元SIMD型プロセッサアレイ上で効率よく行う。 【構成】4連結に基づくラベリング処理、又は8連結に基づくラベリング処理に対応する仮ラベル付け方法。



#### 【特許請求の範囲】

【請求項1】 W個のSIMD型プロセッサが1次元に接続された1次元SIMD型プロセッサアレイで、H行W列の0、1からなる2値画像の各列を各プロセッサに割り当て、画像内の各連結領域にそれぞれ別々のラベルを割り振るラベリング処理での仮ラベルを付ける方法において、

H行W列の仮ラベルデータを格納するための記憶スペー スKと、プロセッサ毎に4つの記憶スペースV,PE n, CL, Cと、ある特定のプロセッサ上の1つの記憶 10 スペースPEclと1つのある程度大きい記憶スペース の配列Ctableに対し、PEnをプロセッサごとに 順に1からWまでの値で、PEclをW+1で、それ以 外の記憶スペースを0で初期化する処理0を実行した 後、Vに画像の1行分のデータをロードし、Vが0なら CとCLをOにセットし、Vが1ならCを1だけインク リメントし、Vが1かつCLが0ならCLにPEnの値 をセットし、それでもCLがOなら隣接のプロセッサの Vが1かつCLが0以外なら隣接プロセッサのCLの値 をCLにセットし、それ以外ならCLにPEclの値を 20 セットしPEc1を1だけインクリメントする処理1 と、Vが1であるプロセッサの固まりをランと呼ぶとし て各ランを並列に右端から左端まであるいはその逆の向 きに走査し各ランの長さG及び各ラン内の最大のCの値 MCとMCに対応する適当なCLの値MCLを求める処 理2と、各ランを並列に右端から左端まであるいはその 逆の向きに走査しながら、Cの値が2以上かつCLがM CLに等しくなければCLとMCLの対をCtable に登録し、次にCLとCをそれぞれMCLとMC+G-1の値にセットし、次にPEnがMCLに等しければP Enを0にセットする処理3と、CLの値を仮ラベルデ ータとしてKの1行分に書き込む第4の処理を、画像の 全行に対し順に実行することを特徴とする仮ラベル付け 方法。

【請求項2】 H行W列の仮ラベルデータを格納するための記憶スペースKと、プロセッサ毎に5つの記憶スペースV、PEn、CL、C、tempCLと、ある特定のプロセッサ上の1つの記憶スペースPEclと1つのある程度大きい記憶スペースの配列Ctableに対し、PEnをプロセッサごとに1からWまでの値で、PEclをW+1で、それ以外の記憶スペースを0で初期化する処理0を実行した後、Vに画像の1行分のデータをロードした後、Vが1かつtempCLが0以外ならtempCLを0にセットし、またVが0ならCとCLを0にセットし、Vが1ならCを1だけインクリメントし、次にVが1かつCLが0ならCLにPEnの値をセットし、それでもCLが0なら隣接のプロセッサのVが1かつCLが0以外なら隣接プロセッサのCLの値をCLにセットし、それ以外ならCLにPEclの値をセットのことが1かつCLが0以外ならに1にPEclの値をCLにセットし、それ以外ならCLにPEclの値をセットし、それ以外ならに1にPEclの値をCLにセットし、それ以外ならCLにPEclの値をセットし、それ以外ならCLにPEclの値をセットし、それ以外ならCLにPEclの値をセットし、それ以外なら関接プロセッサのCLの値をCLにセットし、それ以外ならCLにPEclの値をセックスとに

2

トしPEclを1だけインクリメントする処理1と、V が1であるプロセッサの固まりをランと呼ぶとして各ラ ンを並列に右端から左端まであるいはその逆の向きに走 査し各ランの長さG及び各ラン内の最大のCの値MCと MCに対応する適当なCLの値MCLを求める処理2 と、各ランを並列に右端から左端まであるいはその逆の 向きに走査しながら、Cの値が2以上かつCLがMCL に等しくなければCLとMCLの対をCtableに登 録し、次にCLとCをそれぞれMCLとMC+G-1の 値にセットし、次にPEnがMCLに等しければPEn をOにセットする処理3と、CLの値を仮ラベルデータ としてKの1行分に書き込み、そして各ランの両端のプ ロセッサがそのランのMCLとMCの値を、同一ランに 属さない隣接プロセッサのCLとCにセットし、その際 もし同一のプロセッサのCLとCに対し2つのプロセッ サが値をセットしようとする場合は片方だけをセットし もう一方のMCLを同じプロセッサのtempCLにセ ットする第4の処理を、画像の全行に対し順に実行する ことを特徴とする仮ラベル付け方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、ラベリング処理のための仮ラベル付け処理を、1次元のSIMD型プロセッサアレイ上で効率よく実現するための方法に関する。 【0002】

【従来の技術】従来より、ラベリング処理を実現するアルゴリズムは、ラスタ走査型のもの、輪郭追跡型のもの、そして分割統治型のものが存在していた。しかしラスタ走査型や輪郭追跡型のアルゴリズムでは処理が全画素に対し逐次的なものであることから1次元SIMD型のブロセッサアレイ上では効率が悪かった。また分割統治型のアルゴリズムはN×Wのメッシュ結合型プロセッサに対するものが幾つか提案されているが、それらを1次元SIMD型プロセッサアレイ上で実行した場合では、計算量はラスタ走査型のものと同程度になってしまうため、1次元SIMD型のプロセッサアレイを有効に使用できるものではなかった。

[0003]

【発明が解決しようとする課題】本発明は、上記の従来 40 技術であるラベリング処理での仮ラベルを付ける処理 を、1次元SIMD型プロセッサアレイ上で効率よく行 えるように、第1の発明は4連結に基づくラベリング処理、そして第2の発明は8連結に基づくラベリング処理、に対応する仮ラベル付け方法を与えることを目的としている。

[0004]

し、次にVが1かつC Lが0ならC LにPEnの値をセットし、それでもC Lが0なら隣接のプロセッサのVがットが1次元に接続された1次元SIMD型プロセッサ 1かつC Lが0以外なら隣接プロセッサのC Lの値をCアレイで、H行W列の0.1からなる2値画像の各列を Lにセットし、それ以外ならC LにPEclの値をセッ 50各プロセッサに割り当て、画像内の各連結領域にそれぞ

れ別々のラベルを割り振るラベリング処理での仮ラベル を付ける方法において、第1の発明に係わる仮ラベル付 け方法は、H行W列の仮ラベルデータを格納するための 記憶スペースKと、プロセッサ毎に4つの記憶スペース V, PEn, CL, Cと、ある特定のプロセッサ上の1 つの記憶スペースPEclと1つのある程度大きい記憶 スペースの配列Ctableに対し、PEnをプロセッ サCとに順に1からWまでの値で、PEclをW+1 で、それ以外の記憶スペースを0で初期化する処理0を 実行した後、Vに画像の1行分のデータをロードし、そ 10 してVが0ならCとCLを0にセットし、Vが1ならC を1だけインクリメントし、次Vが1かつCLが0なら CLにPEnの値をセットし、それでもCLがOなら隣 接のプロセッサのVが1かつCLが0以外なら隣接プロ セッサのCLの値をCLにセットし、それ以外ならCL にPEclの値をセットしPEclを1だけインクリメ ントする処理 1 と、Vが 1 であるプロセッサの固まりを ランと呼ぶとして各ランを並列に右端から左端まである いはその逆の向きに走査し各ランの長さG及び各ラン内 の最大のCの値MCとMCに対応する適当なCLの値M 20 CLを求める処理2と、各ランを並列に右端から左端ま であるいはその逆の向きに走査しながら、Cの値が2以 上かつCLがMCLに等しくなければCLとMCLの対 をCtableに登録し、次にCLとCをそれぞれMC LとMC+G-1の値にセットし、次にPEnがMCL に等しければPEnをOにセットする処理3と、CLの 値を仮ラベルデータとして Kの1行分に書き込む第4の 処理を、画像の全行に対し順に実行することを特徴とし ている。

【0005】第2の発明に係わる仮ラベル付け方法は、 H行W列の仮ラベルデータを格納するための記憶スペー スKと、プロセッサ毎に5つの記憶スペースV、PE n. CL. C. tempCLと、ある特定のプロセッサ 上の1つの記憶スペースPEclと1つのある程度大き い記憶スペースの配列Ctableに対し、PEnをプ ロセッサごとに1からWまでの値で、PEc1をW+1 で、それ以外の記憶スペースを0で初期化する処理0を 実行した後、Vに画像の1行分のデータをロードした 後、Vが1かつtempCLが0以外ならtempCL とCLの対をSStblに登録してからtempCLを 40 Oにセットし、またVがOならCとCLをOにセット し、Vが1ならCを1だけインクリメントし、次にVが 1かつCLがOならCLにPEnの値をセットし、それ でもCLが0なら隣接のプロセッサのVが1かつCLが 0以外なら隣接プロセッサのCLの値をCLにセット し、それ以外ならCLにPEclの値をセットしPEc 1を1だけインクリメントする処理1と、Vが1である プロセッサの固まりをランと呼ぶとして各ランを並列に 右端から左端まであるいはその逆の向きに走査し各ラン

する適当なCLの値MCLを求める処理2と、各ランを並列に右端から左端まであるいはその逆の向きに走査しながら、Cの値が2以上かつCLがMCLに等しくなければCLとMCLの対をCtableに登録し、次にCLとCをそれぞれMCLとMC+G-1の値にセットし、次にPEnがMCLに等しければPEnを0にセットする処理3と、CLの値を仮ラベルデータとしてKの1行分に書き込み、そして各ランの両端のプロセッサがそのランのMCLとMCの値を、同一ランに属さない隣接ブロセッサのCLとCにセットし、その際もし同一のプロセッサのCLとCに対し2つのブロセッサが値をセットしようとする場合は片方だけをセットし、もう一方のMCLを同じプロセッサのtempCLにセットする第4の処理を、画像の全行に対し順に実行することを特徴としている。

[0006]

【実施例】本発明について図面を参照しながら詳細に説明する。

【0007】図1、2が第1発明による仮ラベル付け方 法のフローチャートであり、図中の0,1,2,3,4 がそれぞれ本発明の処理0,1,2,3,4 を表している。

【0008】以下では図3の4行12列の2値画像を例 に第1の発明の実施について説明する。但し図3中の黒 丸は画素値が1の画素を表す。

【0009】図4、5、6、7では第1の発明の処理0を実行してから、処理1~4を画像の各行に順に実行する様子を示している。画像の第1行(図4)ではランが一つ(長さ12)だけ存在し、処理2ではラン内の全C30が同値であるためMCLの選択肢として12通り存在するが、ことではその中の最小のCLをMCLに選んでいる。

【0010】処理3では、同一ラン内のCL、CをそれぞれMCL、MC+G-1に書き換え、またMCLに等しいPEnを0に書き換え使用済みの印を付ける(図の丸印)。この使用済みのPEn値がこの長さ12のランに付けられた仮ラベル番号となる。処理3で得られたCLが画像の第1行に対する仮ラベルデータであり、処理4ではこのCLをKに書き込み保持する。

【0011】画像の第2行(図5)ではランが3つ(共に長さ1)存在し、処理1では先の行の処理履歴から3つのランに共にCLに1、Cに13を付け、処理2では3つのランに対して共にMCLが1、MCが13と求まる。処理3では同一ラン内のCL、Cをそれぞれ対応のMCL、MC+G-1に書き換え、また今回は使用済みの印を付けるべき新たなPEnは存在しない。処理3で得られたCLが画像の第2行に対する仮ラベルデータであり、処理4でこのCLをKに書き込み保持する。

右端から左端まであるいはその逆の向きに走査し各ラン 【0012】画像の第3行(図6)ではランが4つ(長の長さG及び各ラン内の最大のCの値MCとMCに対応 50 さはそれぞれ1,4,1,1)存在する。左からみて第

6 |加冊で患き換うた|

1のランに属する第1画素に対しては先の行の処理履歴よりCLとPEnが共に0、さらに隣接のVもCLも0であるため、処理1ではCには1、CLにはPEclの値(図の丸印)がセットされ、またPEclを1だけインクリメントする。第2のランに属する4画素の内の両端2画素は先の行の処理履歴よりCは14、CLは1となるが、間の2画素は先の行の処理履歴でCLが共に0かつPEnが0でないので、Cは共に1でCLは対応するPEnの値に従いそれぞれ4、5の値がセットされる。第3と第4のランに属する各1画素は、先の行の処理履歴でCLが共に0かつPEnが0でないのでCは共に1、CLは対応するPEnが0でないのでCは共に1、CLは対応するPEnが0でないのでCは共に1、CLは対応するPEnからそれぞれ9、12となる。

【0013】処理2では図6に示すように各ランのG、MC、MCLを求め、処理3では各ランのCL、CをそれぞれMCL、MC+G-1に書き換えると同時に、新たに使用済みとなった9、12に等しいPEnを0に書き換える。そして処理4では処理3で得られたCLを画像の第3行に対する仮ラベルデータとしてKに書き込み保持する。

【0014】画像の最終行である第4行(図7)ではランが2つ(長さ1と5)存在する。処理1では、左からみて第1のランに属する1画素は先の行の処理履歴でCしが0でかつPEnが0でないのでCには1、Cしには対応するのPEn値である2がセットされ、第2のランでは第9と第12画素は先の行の処理履歴によりCが2、Cしがそれぞれ9、12であるが、他の画素(第8、10、11画素)は先の行の処理履歴でCしが0でかつPEnが0でないのでCには1、Cしには対応するのPEn値である8、10、11がそれぞれに付けられ 30る。

【0015】続く処理2では(MCLに複数の選択肢が ある場合は小さいものを選ぶようにして)両ランのM C、MCLを求め、そして処理3では両ランのCL、C をそれぞれMCL、MC+G-1に書き換え、新たに使 用済みとなった2に等しいPEnを0に書き換えると同 時に、第2のランにおいてCが2である第12画素のC Lの値が12から、MCLである9に書き換えられ、そ してCtableへ(12, 9)の仮ラベル対が登録さ れる。処理4では処理3で得られたCLを画像の第4行 40 に対する仮ラベルデータとしてKに書き込み保持する。 【0016】とうして得られた図3の画像に対する仮う ベルデータKを図8に示す。最終的なラベリング処理の 結果は、Kの仮ラベルデータと、Ctableに登録さ れている情報(この場合は(12,9)という情報の み)、及び従来のラベル分類手法のいずれか(例えば電 子通信学会論文誌'89/2Vol. J72-D2 N o. 2 pp. 247-255) を用いて仮ラベルデー タKの書き換えを行えば得ることができる。図9が図8 の仮ラベルに分類処理を施した後に得られるラベル画像 50

であり、また図の丸印が分類処理で書き換えられた場所 を示している。

【0017】図10、11が第2の発明による仮ラベル付け方式の構成図であり、図中の0、1、2、3、4がそれぞれ本発明の処理0、1、2、3、4を表している。

【0018】以下では先の第1の発明と同様に図3の4行12列の2値画像を例に第2の発明の実施について説明する。

【0019】図12、13、14、15は第2の発明の 処理0を実行してから、処理1~4を画像の各行に順に 実行する様子を示したものである。画像の第1行(図1 2)ではランが一つ(長さ12)だけ存在し、処理2で はラン内の全Cが同値であるためMCLの選択肢として 12通り存在するが、ここではその中の最小のCLをM CLに選んでいる。

【0020】処理3では、同一ラン内のCL、CをそれぞれMCL、MC+G-1に書き換え、またMCLに等しいPEnを0に書き換え使用済みの印を付ける(図の20 丸印)。この使用済みのPEn値がこの長さ12のランに付けられた仮ラベル番号となる。処理3で得られたCLが画像の第1行に対する仮ラベルデータであり、処理4ではこのCLをKに書き込み保持する。なお、この場合ランの両端にはプロセッサが存在しないので、MCL、MCの伝搬操作は行わない。

【0021】画像の第2行(図13)ではランが3つ (共に長さ1)存在し、処理1では先の行の処理履歴か 63つのランに共にCLに1、Cに13を付け、処理2 では3つのランに対して共にMCLが1、MCが13と 求まる。

【0022】処理3では同一ラン内のCL、Cをそれぞれ対応のMCL、MC+G-1に書き換え、また今回は使用済みの印を付けるべき新たなPEnは存在しない。処理3で得られたCLが画像の第2行に対する仮ラベルデータであり、処理4でCのCLをKに書き込み保持し、かつ3つのランそれぞれのMCL及びMCをランの両端にある、ランに属さないプロセッサのCL、Cにセットするという形でMCL、MCの伝搬を行う。

【0023】画像の第3行(図14)ではランが4つ(長さはそれぞれ1、4、1、1)存在する。左からみて第1のランに属する第1画素に対しては先の行の処理履歴よりCLとPEnが共に0、さらに隣接のVもCLも0であるため、処理1ではCには1、CLにはPEc1の値(図の丸印)がセットされ、またPEc1を1だけインクリメントする。第2と第3のランに属する全画素は共に先の行の処理履歴よりCは14、CLは1となる。第4のランの1画素は、先の行の処理履歴でのCLが0かつPEnが0でないのでCは1、CLは対応するPEnから12にセットされる。

【0024】処理2では図14に示すように各ランの

G、MC、MCLを求め、処理3では各ランのCL、CをそれぞれMCL、MC+G-1に書き換えると同時に、新たに使用済みとなった12に等しいPEnを0に書き換える。処理4では処理3で得られたCLを画像の第3行に対する仮ラベルデータとしてKに書き込み保持し、かつ4つのランによるMCL、MC伝搬を行う。とこで第1と第2のランの間に挟まれているプロセッサ2ではMCL、MC伝搬の衝突が発生したため、ここではMCが大きいMCL(=1)の方をプロセッサ2に伝搬し、他方(MCL=13)をtempCLにセットする10(図の丸印)。

【0025】画像の最終行である第4行(図15)では ランが2つ(長さ1と5)存在する。処理1では先の行の処理履歴から、左からみて第1のランに属する画素に はCは17、CLは1、第2のランは、画素8から10までがCLは1、Cは14、画素11と12はCLが12、Cが2となり、またプロセッサ2でのVが1かつ t empCLが13なので、Ctableへ(13.1)の仮ラベル対を登録する。

【0026】処理2では両ランのMC、MCLを求め、そして処理3では両ランのCL、CをそれぞれMCL、MC+G-1に書き換えると同時に、第2のランにおいてCが2である第12画素のCLが12をMCL(=1)に書き換えたためCtableへ(12,1)の仮ラベル対を登録する。

【0027】処理4では処理3で得られたCLを画像の第4行に対する仮ラベルデータとしてKに書き込み保持し、そして2つのランによるMCL、MC伝搬を行う。【0028】こうして得られた図3の画像に対する仮ラベルデータKを図16に示す。最終的なラベリング処理 30の結果は、Kの仮ラベルデータと、Ctableに登録されている情報(この場合は(12,1)と(13,1)の2情報)、及び従来のラベル分類手法のいずれか(例えば電子通信学会論文誌'89/2Vol.J72-D2 No.2 pp.247-255)を用いて仮ラベルデータKの書き換えを行えば得ることができる。【0029】図17が図16の仮ラベルに分類処理を施した後に得られるラベル画像であり、図の丸印が分類処理で書き換えられた場所を示している。 \*\*

\*【0030】以上の説明から、本発明である第1及び第2の発明による画像の各行に対する処理時間は、その行に含まれるランの中で最も画素数の長いものの長さMaxRunに依存することがわかる。

【0031】そとで、H行W列からなる画像のH行のMaxRunの平均値をAveMaxRunと記すとすると、本発明の計算量は、H行W列からなる画像に対しO(H<AveMaxRun)程度である。

[0032]

こ 【発明の効果】以上詳細に説明したように、本発明による仮ラベル付け方式を採用することで、仮ラベルを付けるのに必要な計算量はH行W列の画像に対しラスタ走査型のものが〇(H×W)であるのに比べ、本発明は〇(H×AveMaxRun)程度である。一般にW<AveMaxRunであり、また多くの画像ではW《AveMaxRunであることから、本発明を使用することで1次元のSIMD型プロセッサアレイ上で従来よりも効率のよい仮ラベル付け処理を行うことが可能である。【図面の簡単な説明】

20 【図1】第1の発明のフローチャートである。

【図2】第1の発明のフローチャートである。

【図3】第1の発明の実施例で使用した2値画像である。

【図4】第1の発明の実施例である。

【図5】第1の発明の実施例である。

【図6】第1の発明の実施例である。

【図7】第1の発明の実施例である。

【図8】第1の発明の実施例の結果である。

【図9】第1の発明の実施例の結果に対するラベル分類 30 の結果である。

【図10】第2の発明のフローチャートである。

【図11】第2の発明のフローチャートである。

【図12】第2の発明の実施例である。

【図13】第2の発明の実施例である。


【図14】第2の発明の実施例である。

【図15】第2の発明の実施例である。

【図16】第2の発明に対する実施例の結果である。

【図17】第2の発明に対する実施例の結果に対するラベル分類の結果である。


【図3】




【図8】

K	[0] [2] [3]	1	1	1	1	1	1	1	1	1	1	1	1
K	[1]	0	0	1	0	0	1	0	0	0	1	0	0
K	[2]	13	0	1	1	1	1	0	0	9	0	0	12
K	[8]	0	2	0	D	0	0	0	9	8	8	9	9


【図1】




[図9]



【図16】




【図10】




(8)







【図12】




【図13】



【図14】



(図15)



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
ZI LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.